Partial English Translation of

LAID OPEN unexamined

JAPANESE PATENT APPLICATION

Publication No. 2000-208625

[0026] to [0027]

Thereafter, as shown in Figures 5(a), 5(b), and 5(c), silicon nitride in the field region which is not protected by the photoresist 13 is selectively removed, using phosphoric acid, for example. That is, the electrode upper portion protection film 6 and the sidewalls 11, which are respectively formed on the upper face and the side walls of the electrode 8f on the field region. By removing the electrode upper portion protection film 6 on the upper face of the electrode 8f on the field region, it is possible to form a part where the gate electrode is in contact with the upper portion metal wiring layer. Wherein, although the electrode upper portion protection film 6 and the sidewall 11 formed of the same material are both removed in the present embodiment, at least only the electrode upper portion protection film 6 is removed and the sidewall 11 is not necessary to be removed if the material of the electrode upper portion protection film 6 is different from that of the sidewall 11. Further, RIE can be employed instead of phosphoric acid for the removal.

[0027] Then, as shown in Figures 6(a), 6(b), and 6(c), the photoresist 13 is removed. This removal is performed in a manner that peeling is conducted with an asher and an organic residue is removed by RA cleaning.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-208625

(43) Date of publication of application: 28.07.2000

(51)Int.CI.

H01L 21/768 H01L 21/28 H01L 29/78 H01L 21/336

(21)Application number: 11-009516

(71)Applicant: SONY CORP

(22)Date of filing:


18.01.1999


(72)Inventor: OTSUKA WATARU


(54) PRODUCTION OF SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce the production processes of a semiconductor device for forming a contact hole by coating the upper surface and side surface of a gate electrode with a protecting film. SOLUTION: An upper active region electrode 8a and an upper field region electrode 8f coating the upper surface and side surface thereof with an SiN protecting film are formed. Continuously, a protective film 6 covering the upper surface of the upper field region electrode 8f is selectively removed. Afterwards, an inter-layer insulating film is formed and a contact hole on an active region and a contact hole on a field region are opened simultaneously.







LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-208625 (P2000-208625A)

(43)公開日 平成12年7月28日(2000.7.28)

(51) Int.Cl.7		識別記号	FΙ			テーマコート*(参考)
H01L	21/768		H01L	21/90	Α	4M104
	21/28			21/28	L	5 F O 3 3
	29/78			21/90	c	5 F 0 4 0
	21/336			29/78	301P	

審査請求 未請求 請求項の数2 OL (全 8 頁)

(21)出顧番号 特顧平11-9516	(71)出願人	
(22)出顧日 平成11年1月18日	'''	ソニー株式会社 東京都品川区北品川 6 丁目 7 番35号 大塚 渉 東京都品川区北品川 6 丁目 7 番35号 ソニ 一株式会社内 100067736 弁理士 小池 晃 (外 2 名)


最終頁に続く


(54) 【発明の名称】 半導体装置の製造方法


(57)【要約】

【課題】 ゲート電極の上面及び側面を保護膜で被覆し てコンタクトホールを形成する半導体装置の製造工程を 少なくする。

【解決手段】 上面及び側面がSiN保護膜で被覆された活性領域上電極8aとフィールド領域上電極8fとを形成する。続いて、フィールド領域上電極8fの上面を被覆する保護膜6を選択的に除去した後に層間絶縁膜14を形成し、活性領域上のコンタクトホールとフィールド領域上のコンタクトホールとを同時に開口する。







10

`

【特許請求の範囲】

【請求項1】 上面が上部保護膜で被覆されるとともに側面がサイドウォールにより被覆された半導体基板の活性領域の活性領域上電極と、上面が上部保護膜で被覆されるとともに側面がサイドウォールにより被覆され上記活性領域上電極と接続された半導体基板のフィールド領域のフィールド領域上電極とを形成する電極形成工程と、

1

上記活性領域上電極上にレジストをパターニングするレ ジストパターニング工程と、

フィールド上領域電極の上面に被覆された上部保護膜を 選択的に除去する上部保護膜除去工程と、

上記レジストを除去するレジスト除去工程と、

上記上部保護膜及びサイドウォールに対してエッチング 選択比を確保した層間絶縁膜を、半導体基板全面に成膜 する層間絶縁膜成膜工程と、

上記活性領域のソース/ドレイン領域を上部配線層と接続するためのコンタクトホールと、上記フィールド領域のフィールド領域上電極と上部配線層とを接続するためのコンタクトホールとを、エッチングにより同時に形成するコンタクトホール形成工程とを備える半導体装置の製造方法。

【請求項2】 上記上部保護膜及びサイドウォールは窒化シリコン系材料であり、上記層間絶縁膜は酸化シリコン系材料であることを特徴とする請求項1記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ゲート電極の上面 及び側面を保護膜で被覆してコンタクトホールを形成す る半導体装置の製造方法に関するものである。

[0002]

【従来の技術】MOS型電界効果トランジスタ(MOSFET)等の半導体装置は、微細化が進み、不純物拡散領域の寸法がメタル配線層と接続するコンタクトホールの開口径に対して狭くなってきたことにより、コンタクトホールの位置あわせのための設計余裕が厳しくなってきている。そのため、微細化が進んだ半導体装置では、コンタクトホールの位置ずれによるゲート電極と不純物拡散領域との短絡といった問題が発生していた。

【0003】このような微細化に伴うゲート電極と不純物拡散領域との短絡といった問題を解決するため、近年の半導体装置の製造プロセスでは、自己整合コンタクト(SAC:Self Align Contact) 法によるコンタクトホールの形成が一般に用いられるようになってきている。自己整合コンタクトとは、層間絶縁膜に対してエッチング選択比を確保した絶縁材料からなる保護膜によりゲート電極の例えば側壁を被覆して、上部メタル配線層と不純物拡散領域とを接続するためのコンタクトホールを自己整合的に開口する方法である。

【0004】また、さらに微細化が進み不純物拡散領域の寸法が狭い非常に厳しいデザインルールが適用された 半導体装置の製造プロセスでは、ゲート電極の側壁のみならずゲート電極の上面まで保護膜で被覆して、上部メタル配線層と不純物拡散領域とを接続するためのコンタクトホールを開口している。

【0005】ゲート電極の側壁及び上面を保護膜で被覆して、不純物拡散領域へのコンタクトホール及びゲート電極へのコンタクトホールを形成する従来の半導体装置の製造方法について図8から図10を参照して説明をする。なお、図8から図10において、(a)は各工程におけるシリコン基板の模式的な上面図を示し、(b)は各工程におけるシリコン基板の活性領域又はフィールド領域の模式的な断面図を示すものとする。

【0006】まず、従来の半導体装置の製造方法では、 図8(a)及び図8(b)に示すように、n型又はp型 のシリコン基板101上に素子分離層102を形成す る。次に、シリコン基板101上に素子分離層102に 区画された活性領域に対して半導体ウェルを形成する。 次に、半導体ウェル領域の表面にゲート酸化膜103を 形成する。次に、シリコン基板101上の全面にポリシ リコン膜104、タングステンシリサイド膜105、窒 化シリコンからなる電極上部保護膜106を順次堆積す る。次に、ポリシリコン膜104、タングステンシリサ イド膜105,電極上部保護膜106を異方性エッチン グして、活性領域上のゲート電極となる活性領域上電極 108a及びフィールド領域上のゲート電極となるフィ ールド領域上電極108fを形成する。この活性領域上 電極108a及びフィールド領域上電極108fは一体 的に形成されるため電気的に接続された状態となってい る。次に、イオン注入により低濃度不純物を拡散領域に 注入し、LDD構造における低濃度拡散領域109を形 成する。次に、堆積させた窒化シリコンをエッチバック して、活性領域上電極108a及びフィールド領域上電 極108fの側壁にサイドウォール111を形成する。 次に、イオン注入により高濃度不純物を拡散領域に注入 し、ソース/ドレイン領域となる高濃度拡散領域112 を形成する。

【0007】続いて、図9(a)及び図9(b)に示すように、シリコン基板101上の全面に絶縁材料を堆積して層間絶縁膜114を形成し、この層間絶縁膜114の表面を平坦化する。次に、活性領域のコンタクトホール115(即ちソース/ドレイン領域と上部メタル配線層とを接続するためのコンタクトホール)をエッチングにより開口する。

【0008】続いて、図10(a)及び図10(b)に示すように、フィールド領域のコンタクトホール116(即ちゲート電極と上部メタル配線層とを接続するためのコンタクトホール)をエッチングにより開口する。

50 【0009】従来の半導体装置の製造方法では、このよ

うに、電極上部保護層106及びサイドウォール111を形成する。この電極上部保護層106及びサイドウォール111がソース/ドレイン領域と上部メタル配線層を接続するためのコンタクトホールを形成する際のエッチング停止層となり、コンタクトホール内に埋め込まれる導電材料とゲート電極の側壁とを接触しないようにすることができる。

[0010]

【発明が解決しようとする課題】ところで、以上のような従来の半導体装置の製造方法では、図10(b)に示 10 すように、ゲート電極上に開口されるコンタクトホール 116が、フィールド領域上ゲート電極108fのタングステンシリサイド膜106まで到達しなければコンタクトを取ることができない。

【0011】しかしながら、活性領域上ゲート電極108aの電極上部保護膜106は除去してはならないので、従来の半導体装置の製造方法では、層間絶縁膜114をエッチングした後、活性領域上のコンタクトホール115をマスクして電極上部保護膜106をエッチングする2段階のエッチングをしなければならない。

【0012】また、フィールド領域上電極108fの層間絶縁膜114と電極上部保護膜106との両者が同時に開口できる条件でエッチングをすることも考えられるが、この場合も、ソース/ドレイン領域上に開口するコンタクトホール115と、ゲート電極上に開口するコンタクトホール116とを別々にエッチングしなければならない。

【0013】従って、従来の半導体装置の製造方法では、2つの領域のコンタクトホールを別々に開口することによるマスク数が増加する問題や、先に開口したコン 30 タクトホール内に埋め込まれたレジストの残存の問題や、ソース/ドレイン領域のコンタクトホールとゲート電極のコンタクトホールの合わせずれ等の問題が生じてしまう。

【0014】本発明は、このような実情を鑑みてなされたものであり、ゲート電極の上面及び側面を保護膜で被覆してコンタクトホールを形成する半導体装置の製造工程を少なくし、また、このような半導体装置を高い信頼性で製造する半導体装置の製造方法を提供することを目的とする。

[0015]

【課題を解決するための手段】上述の課題を解決するために、本発明にかかる半導体装置の製造方法は、上面が上部保護膜で被覆されるとともに側面がサイドウォールにより被覆された半導体基板の活性領域の活性領域上電極と、上面が上部保護膜で被覆されるとともに側面がサイドウォールにより被覆され上記活性領域上電極と接続された半導体基板のフィールド領域のフィールド領域上電極とを形成する電極形成工程と、上記活性領域上電極上にレジストをパターニングするレジストパターニング

工程と、フィールド上領域電極の上面に被覆された上部 保護膜を選択的に除去する上部保護膜除去工程と、上記 レジストを除去するレジスト除去工程と、上記上部保護 膜及びサイドウォールに対してエッチング選択比を確保 した層間絶縁膜を、半導体基板全面に成膜する層間絶縁 膜成膜工程と、上記活性領域のソース/ドレイン領域を 上部配線層と接続するためのコンタクトホールと、上記 フィールド領域のフィールド領域上電極と上部配線層と を接続するためのコンタクトホールとを、エッチングに より同時に形成するコンタクトホール形成工程とを備え る。

【0016】本発明にかかる半導体装置の製造方法では、半導体装置の微細化により生じるゲート電極と不純物拡散領域との短絡を回避するために用いられる自己整合コンタクトを適用してコンタクトホールを形成した半導体装置を製造する。

【0017】本発明では、まず、不純物拡散層が形成される活性領域上と、この活性領域を区画する例えば酸化シリコン等からなるフィールド領域上電極は、活性領域上電極を形成する。フィールド領域上電極は、活性領域上電極と一体的に形成されることによりこの活性領域上電極と電気的に接続される。このフィールド上電極は、層間絶縁膜で被覆されたのち、上部配線層とコンタクトするために設けられるものである。そして、フィールド領域上電極及び活性領域上電極は、それぞれ、上面に絶縁材料からなる上部保護膜、側面に絶縁材料からなるサイドウォールが形成される。

【0018】続いて、本発明では、フィールド上領域電極の上面に被覆された上部保護膜を選択的に除去した後、上部保護膜及びサイドウォールに対してエッチング選択比を確保した層間絶縁膜を半導体基板全面に成膜し、ソース/ドレイン領域及びゲート電極上のコンタクトホールを同時に形成する。

【0019】このように本発明では、層間絶縁膜を形成する前に、フィールド領域上に存在するフィールド領域上電極の上部保護膜を除去して、フィールド領域上電極の上部に導電材料を露出させる。そのため、層間絶縁膜を被覆した後、この層間絶縁膜以外の材料をエッチングせずに、フィールド上電極と上部配線層とのコンタクト40 ホールを形成することができる。

[0020]

【発明の実施の形態】以下、本発明の実施の形態のMO SFETの製造プロセスについて、図1から図7を参照 しながら説明する。なお、図1から図7において、

(a) は各工程におけるシリコン基板の模式的な上面図を示し、(b) は各工程におけるシリコン基板の活性領域の模式的な断面図((a)中のX-X'線を断面した図)を示し、(c)は各工程におけるシリコン基板のフィールド領域の模式的な断面図((a)中のY-Y'線50を断面した図)を示すものとする。

【0021】まず、図1(a)及び図1(b)に示すよ うに、n型又はp型のシリコン基板1上に、シリコン酸 化膜による素子分離層2を、例えばTRENCH法によ り形成して活性領域とフィールド領域とを区画する。な お、LOCOS (Local Oxidation of Si) 法により素 子分離層を形成してもよい。

【0022】続いて、シリコン基板1上のn型MOSト ランジスタとなる上記素子分離層 2 により区画された活 性領域に対してp型半導体ウェルを形成し、シリコン基 板1上のp型MOSトランジスタとなる上記素子分離層 2により区画された活性領域に対してn型半導体ウェル を形成する。

【0023】続いて、図2(a)及び図2(b)に示す ように、上部に保護膜が形成されたゲート電極、及び、 LDD (Lightly Doped Drain) 領域を形成する。ま ず、半導体ウェル領域の表面を熱処理により酸化させ例 えば膜厚3.5 nmのゲート酸化膜3を形成する。次 に、活性領域及びフィールド領域を含むシリコン基板1 上の全面にCVDによりポリシリコンを堆積させ、例え ば膜厚50nmのポリシリコン膜4を形成する。次に、 ポリシリコン膜4上にCVD (Chemical Vapor Deposit ion system) によりタングステンシリサイドを堆積さ せ、例えば膜厚100nmのタングステンシリサイド膜 5を形成する。次に、タングステンシリサイド膜5上に CVDにより窒化シリコンを堆積させ、電極上部保護膜 6を形成する。この電極上部保護膜6は、活性領域のコ ンタクトホール、即ち、ソース/ドレイン領域と上部メ タル配線層を接続するためのコンタクトホールを形成す る際のエッチング停止層となり、コンタクトホール内に 埋め込まれる導電材料とゲート電極の上面とを接触しな いようにすることができる。なお、電極上部保護膜6の 材料は、窒化シリコンに限らず、コンタクトホールをエ ッチングにより開口する際に層間絶縁膜と選択比がとれ る材料であればよい。次に、電極上部保護膜6上にフォ トリソグラフィと現像処理とによりフォトレジスト7を パターニングし、ポリシリコン膜4, タングステンシリ サイド膜5、電極上部保護膜6をRIE (Reactive Ion Etching) による異方性エッチングして、活性領域上の ゲート電極となる活性領域上電極8 a 及びフィールド領 域上のゲート電極となるフィールド領域上電極8 f を形 成する。この活性領域上電極8a及びフィールド領域上 電極8 f は一体的に形成されるため電気的に接続された 状態となっている。次に、イオン注入により低濃度不純 物を拡散領域に注入し、LDD構造における低濃度拡散 領域9を形成する。例えば、n型MOSトランジスタの 領域にはヒ素イオンを10keV, 8×10¹⁴cm⁻²の 条件で注入し、p型MOSトランジスタの領域にはニフ ッ化ホウ素イオンを10keV, 4×10¹⁴cm⁻²の条 件で注入して、低濃度拡散領域9を形成する。

ように、ゲート電極のサイドウォール及びソース/ドレ イン領域を形成する。まず、活性領域上電極8a及びフ ィールド領域上電極8 f のフォトレジスト7を除去した 後、活性領域及びフィールド領域を含むシリコン基板1 上の全面にCVDにより窒化シリコンを100nm堆積 させる。次に、堆積した窒化シリコンをエッチバックし て、活性領域上電極8 a 及びフィールド領域上電極8 f の側壁にサイドウォール11を形成する。このサイドウ オール11は、活性領域のコンタクトホール、即ち、ソ ース/ドレイン領域と上部のメタル配線層を接続するた めのコンタクトホールを形成する際のエッチング停止層 となり、コンタクトホール内に埋め込まれる導電材料と ゲート電極の側壁とを接触しないようにすることができ る。なお、サイドウォール11の材料は、窒化シリコン に限らず、コンタクトホールをエッチングにより開口す る際に層間絶縁膜と選択比がとれる材料であればよい。 また、ここでは、ゲート電極の最上部層の電極上部保護 膜6とサイドウォール11とを同一の材料としている が、これらは異なる材料であってもよい。次に、活性領 域上電極8a及びサイドウォール11をマスクとしたイ オン注入により高濃度不純物を拡散領域に注入し、ソー ス/ドレイン領域となる高濃度拡散領域12を形成す る。例えば、n型MOSトランジスタの領域にはヒ素イ オンを50 k e V, $3 \times 10^{15} \text{ c m}^{-2}$ の条件で注入し、 p型MOSトランジスタの領域には二フッ化ホウ素イオ ンを20 k e V, $3 \times 10^{15} \text{ c m}^{-2}$ の条件で注入して、

【0025】続いて、図4(a)、図4(b)及び図4 (c) に示すように、素子分離層2を形成する際に用い たマスクを用いて活性領域上にフォトリソグラフィと現 像処理とにより、フォトレジスト13をパターニングす る。素子分離層2を形成する際に用いたマスクを流用す ることによりマスク数を減少させることができる。な お、このフォトレジスト13は、少なくとも活性領域上 の活性領域上電極8 a を保護するようにパターニングす ればよく、素子分離層2を形成する際に用いたマスクを 流用せず新たなマスクを用いても良い。

高濃度拡散領域12を形成する。

【0026】続いて、図5(a)、図5(b)及び図5 (c) に示すように、フォトレジスト13により保護さ れていないフィールド領域の窒化シリコンをリン酸等を 用いて選択的に除去する。すなわち、フィールド領域上 電極8 f の上面及び側壁に形成された電極上部保護膜6 及びサイドウォール11とを除去する。フィールド領域 上電極8 f の上面に存在した電極上部保護膜6を除去す ることにより、ゲート電極が上部メタル配線層とコンタ クトする部分を形成することができる。なお、ここで は、電極上部保護膜6とサイドウォール11とを同一の 材料で形成しているため両者とも除去されている状態と なっているが、これらを同一の材料で形成していなけれ 【0024】続いて、図3(a)及び図3(b)に示す 50 ば、少なくとも電極上部保護膜6のみを除去し、サイド

ウォール11は除去しなくてもよい。また、リン酸を用いて除去するのではなく、RIEにより除去しても良い

【0027】続いて、図6(a)、図6(b)及び図6(c)に示すように、フォトレジスト13を除去する。フォトレジスト13は、例えばアッシャにより剥離した後、有機系残存物をRA洗浄して除去する。

【0028】続いて、図7(a)、図7(b)及び図7(c)に示すように、層間絶縁膜14を形成して、この層間絶縁膜14にコンタクトホール15,16を形成す10る。まず、活性領域及びフィールド領域を含むシリコン基板1上の全面に絶縁材料(例えばSiOx)を堆積して層間絶縁膜14を形成し、この層間絶縁膜14の表面をCMP(Chemical Mechanical Polich)により平坦化する。次に、活性領域のコンタクトホール15(即ちソース/ドレイン領域と上部メタル配線層とを接続するためのコンタクトホール)と、フィールド領域のコンタクトホール16(即ちゲート電極と上部メタル配線層とを接続するためのコンタクトホール)と、1つのマスクを用いてエッチングして同時に形成する。20

【0029】続いて、例えばタングステン等のコンタクトホール内への埋込、上部メタル配線の形成、また、層間絶縁膜の形成等を行って、半導体装置が完成する。

【0030】以上のように本発明の実施の形態のMOSFETの製造プロセスでは、フィールド領域上電極8fの上面を被覆する電極上部保護膜6を選択的に除去した後に層間絶縁膜14を形成し、活性領域上のコンタクトホール15とフィールド領域上のコンタクトホール16とを同時に開口する。

【0031】このことにより、本発明の実施の形態のM 30 OSFETの製造プロセスでは、マスク数の増加、製造工程の増加、先に開口したコンタクトホールへのレジストの残存、ソース/ドレイン領域のコンタクトホールとゲート電極のコンタクトホールの合わせずれ等の問題が生じず、製造工程を少なくすることができるとともに高い信頼性で半導体装置を製造することができる。

[0032]

【発明の効果】本発明にかかる半導体装置の製造方法では、フィールド上領域電極の上面に被覆された上部保護膜を選択的に除去した後、上部保護膜及びサイドウォー 40 ルに対してエッチング選択比を確保した層間絶縁膜を半導体基板全面に成膜し、ソース/ドレイン領域及びゲート電極上のコンタクトホールを同時に形成する。

【0033】このことにより、本発明では、ゲート電極の上面及び側面を保護膜で被覆してコンタクトホールを 形成する半導体装置の製造工程を少なくし、また、このような半導体装置を高い信頼性で製造することができ

【図面の簡単な説明】

【図1】本発明の実施の形態の半導体装置の製造方法に おいて、シリコン基板上に、素子分離層を形成した後の 状態を示す模式的な上面図と模式的な断面図である。

【図2】図1のシリコン基板上にゲート酸化膜を形成し、ポリシリコン膜、タングステンシリサイド膜、電極上部保護膜を堆積して、これらをフォトレジストによりエッチングしてゲート電極を形成した状態を示す模式的な上面図及び模式的な断面図である。

【図3】図2のゲート電極の側壁にサイドウォールを形成した状態を示す模式的な上面図及び模式的な断面図である。

【図4】図3のシリコン基板の活性領域にフォトレジストを成膜した状態を示す模式的な上面図及び模式的な断 面図である。

【図5】図4のフィールド領域のゲート電極の電極上部 保護膜及びサイドウォールを除去した状態を示す模式的 な上面図及び模式的な断面図である。

【図6】図5のフォトレジストを除去した状態を示す模式的な上面図及び模式的な断面図である。

【図7】図6のシリコン基板全面に層間絶縁膜を成膜 し、コンタクトホールを開口した状態を示す模式的な上 面図及び模式的な断面図である。


【図8】従来の半導体装置の製造方法において、シリコン基板上にゲート電極を形成した状態を示す模式的な上面図及び模式的な断面図である。


【図9】図8のシリコン基板全面に層間絶縁膜を成膜 し、活性領域のコンタクトホールを開口した状態を示す 模式的な上面図及び模式的な断面図である。


【図10】図9の層間絶縁膜に、フィールド領域のコンタクトホールを開口した状態を示す模式的な上面図及び模式的な断面図である。

【符号の説明】

1 シリコン基板、3 ゲート酸化膜、4 ポリシリコン膜、5 タングステンシリサイド膜、6 電極上部保護膜、8 a 活性領域上電極、8 f フィールド領域上電極、11 サイドウォール、13 フォトレジスト、15,16 コンタクトホール







フロントページの続き